KOREAN INTELLECTUAL PROPERTY OFF BEST AVAILABLE COL,

(19)

KOREAN PATENT ABSTRACTS

(11)Publication

1020020017795 A

number:

(43)Date of publication of application:

07.03.2002

(21)Application number: 1020000051309

(71)Applicant:

HYNIX SEMICONDUCTOR

INC.

(22)Date of filing:

31.08.2000

(72)Inventor:

HONG, MIN JONG

KIM, HAK JUN PARK, JONG UN

(51)Int. CI

H01L 21/027

(54) METHOD FOR FORMING FINE PATTERNS OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: A fine pattern formation method of semiconductor devices is provided to easily achieve exact and vertical fine patterns by restraining a generation of an overhang profile of photoresist patterns in RFP(Resist Flow Process).

CONSTITUTION: After forming an interlayer dielectric (31) on a semiconductor substrate(30), a first photoresist(32) is coated on the interlayer dielectric (31). A second photoresist(33) is coated on the first photoresist(32). At this time, the glass transition

temperature of the second photoresist(33) is relatively high compared to the first photoresist(32). After forming a photoresist pattern by exposing and developing, the photoreist pattern is flowed by annealing. The interlayer dielectric(31) is then etched by using the photoresist pattern as a mask.

©: KIPO 2002

Legal Status

Final disposal of an application (application)

學2002-0017795

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl.

(11) 공개번호 (43) 공개일자

\\$2002-0017795 2002년08월07일

HOIL 21/027 (21) 줄원번호

(22) 출원일자

10-2000-0051309

2000년 08월 31일 주식회사 하이닉스반도체

(71) 출원인

경기 이천시 부발음 아미리 산136-1

(72) 발명자

서울특별시강남구일원동622-12번지101호

김학준

경기도이천시부발읍용암리이화아파트201-803

경기도여주군가남면신해리620-17동남아파트102-911

(74) 대리인

특허법인 신성

심사경구 : 없음

(54) 반도체 소자의 미세 파틴 형성방법

QQ.

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 리소그래피 공정에 관한 것이다. 본 발명은 레지스트 플로우 공정시 포토레지스트 패턴에 오버행 프로파일이 유발되는 것을 방지할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공하는데 그 목적이 있다. 본 발명의 특징적인 반도체 소자의 미세 패턴 형성방법을, 소정의 식각 대상총 상에 제1 포토레지스트를 도포하는 제1 단계; 상기 제1 포토레지스트 상에 상기 제1 포토레지스트에 비해 유리전이 온도가 높은 제2 포토레지스트를 도포하는 제2 단계; 상기 제1 및 제2 포토레지스트에 대해 노광 및 현상 공정을 실시하여 포토레지스트 패턴을 형성하는 제3 단계; 업처리를 실시하여 상기 포토레지스트 패턴을 플로우 시키는 제4 단계; 및 상기 포토레지스트 패턴을 적각 마스크로 사용하여 상기 식각 대상총을 식각하는 제5 단계를 포함하여 미루어진다.

0#5

F30

레지스트 플로우 공정, 미세 패턴, 해상 한계, 오버행 프로파일, 버티털 프로파일

BAN

도면의 값단환 설명

도 la 내지 도 lc는 증래의 RFP 공정을 이용한 콘택홀 형성 공정도.

도 2는 200mm의 콘택 패턴을 증래의 RFP 공정을 이용하여 약 125mm의 콘택 패턴으로 축소시킨 경우의 콘 택 단면 SEM 사진.

도 3a 내지 도 3c는 본 발명의 일 십시예에 따른 RFP 공정을 이용한 콘택홈 형성 공정도.

도 4는 본 발명의 RFP 공정을 이용하여 형성된 콘택 단면 SEM 사진.

★ 도면의 주요 부분에 대한 부호의 설명

30: 기판

31 : 총간절연막

32: 제1 포토레지스트

33: 제2 포토레지스트

발명의 상세관 설명

열명의 욕관

발명이 속하는 기술 및 그 분야의 중계기술

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 리소그래피 공정에 관한 것 이다.

반도체 소자의 집적도가 증가함에 따라 디자인 쥴의 축소가 가속되고 있다. 이러한 디자인 쥴의 축소는 리소그래피 공정의 발전 즉, 포토레지스트의 개발, 새로운 노광원의 개발, 노광 장비의 개발 등에 따른 것이다.

현재 상용화 단계에 있는 Kf 노광 장비의 해상 한계는 0.16km 정도미며, 차세대 초고집적 반도체의 경우 더욱 더 미세한 패턴을 요구하고 있어 디자인 쿨의 촉소에 대한 압력이 중대되고 있다.

이러한 요구에 부용하여 노광 장비의 교체 없이 해상 한계 이하의 미세 패턴을 형성하기 위한 기술로 레 지스트 플로우 공정(resist flow process, MP)이 개발되었다. MP 공정은 노광 및 현상 공정을 통해 이 미 형성된 포토레지스트 패턴을 포토레지스트의 유리전이 온도 미상의 온도에서 일정 시간동안 가열하여 포토레지스트를 플로우를 유발함으로써 패턴의 크기를 줄이는 공정이다. 이러한 MP 공정을 통해 Krf 노 광 장비롭 사용하여 0.16째 이하의 미세 패턴을 형성할 수 있게 되었다.

첨부된 도면 도 la 내지 도 lc는 증래의 RFP 공정을 이용한 콘택홀 형성 공정을 도시한 것이다.

증래의 RFP 공정을 이용한 콘택홀 형성 공정은 무선, 도 1a에 도시된 바와 같이 소정의 하부 공정을 마친 기판(10) 상에 총간절연막(11)을 형성하고, 그 상부에 포토레지스트를 도포한 다음, 노광 및 현상 공정을 통해 포토레지스트 패턴(12)을 형성한다.

다음으로, 도 16에 도시된 바와 같이 포토레지스트의 유리전이 온도 이상의 온도로 일정 시간동안 열처리를 실시하여 포토레지스트 패턴(12)을 플로우 시킨다.

이어서, 도 1c에 도시된 바와 같이 포토레지스트 패턴(12)을 식각 마스크로 사용하여 충간절면막(11)을 건식 식각함으로써 본택홀을 형성한다.

상기와 같은 종래의 RFP 공정을 미용한 콘택홀 형성 공정은 RFP 공정을 실시함에 있어서 어느 한계 미상의 온도와 시간을 초과하면 포토레지스트 패턴(12)이 과도한 플로우가 유발되고, 또한 포토레지스트와 하부총인 총간절연막(11)의 흡착성 때문에 상기 도 Ib에 도시된 바와 같이 포토레지스트 패턴(12)의 오버행(overhang)(A)을 유발하게 된다. 미와 같은 포토레지스트 패턴(12)의 오버행(A)은 결과적으로 식각시에 버티럽한 콘택 프로파일을 얻을 수 없도록 하는 문제점을 유발하게 된다.

청부된 도면 도 2는 200m의 공턱 패턴을 증래의 PFP 공정을 이용하여 약 125m의 콘턱 패턴으로 촉소시 킨 경우의 콘턱 단면 SEN 사진으로, 132°C 온도에서 90초 동안 가열한 결과 도시된 바와 같이 포토레지스 트 패턴에 오버행 프로파일이 유발됨을 확인할 수 있었다.

상기와 같은 문제점은 비단 콘택홀 형성시에만 나타나는 것이 아니라, 다른 패턴 형성 공정시에도 나타날 수 있다.

발명이 이루고자하는 기술적 조제

상기와 같은 증래기술의 문제점을 해결하기 위하여 제안된 본 밥명은, 레지스트 줄로우 공정시 포토레지스트 패턴에 오버행 프로파일이 유발되는 것을 방지할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공하는데 그 목적이 있다.

발명의 구성 및 작용

상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 반도체 소자의 미세 패턴 형성방법은, 소정의 식각 대상층 상에 제1 포토레지스트를 도포하는 제1 단계; 상기 제1 포토레지스트 상에 상기 제1 포토레 지스트에 비해 유리진이 온도가 높은 제2 포토레지스트를 도포하는 제2 단계; 상기 제1 및 제2 포토레지 스트에 대해 노광 및 현상 공정을 설시하여 포토레지스트 패턴을 형성하는 제3 단계; 열처리를 설시하여 상기 포토레지스트 패턴을 플로우 시키는 제4 단계; 및 상기 포토레지스트 패턴을 식각 마스크로 사용하 여 상기 식각 대상층을 식각하는 제5 단계를 포함하여 이루어진다.

바람직하게, 상기 제2 포토레지스트는 상기 제1 포토레지스트에 비해 1~10℃ 높은 유리전이 온도를 가진다.

바람직하게, 상기 제2 포토레지스트는 상기 제1 포토레지스트에 비해 5~7배 두꺼운 두께로 도포한다.

바람직하게, 상기 열처리는 상기 제2 포토레지스트의 유리전미 온도보다 1~10℃ 높은 온도에서 50~200초 동안 실시한다.

바람직하게, 상기 제1 및 제2 포토레지스트는 각각 쫄리비닐 페놈계, 쫄리하이드륙시 스타입렌계, 쫄리노

WEEK REP #1 [2]

르보덴계, 졸리 아다안계, 졸리 이미드계, 폴리 아크릴레이트계, 폴리메타 아크릴레이트계 중 어느 하나 의 단중합체 또는 공중합체로 이루어진다.

이하, 본 발명이 속한 기술분이에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

첨부된 도면 도 3a 내지 도 3c는 본 발명의 일 설시예에 따른 RFP 공정을 미용한 콘택홀 형성 공정읍 도 시한 것으로, 미하 미를 참조하여 설명한다.

본 실시에에 따르면, 우선, 도 3a에 도시된 바와 같이 소정의 하부 공정을 마천 기판(30) 상에 총간절면 막(31)을 형성하고, 그 상부에 포토레지스트를 이중으로 도포한 다음, 노광 및 현상 공정을 통해 포토레지스트 패턴을 형성한다. 이때, 하부에 도포되는 제1 포토레지스트(32)는 상부에 도포되는 제2 포토레지스트(33)에 비해 유리전이 온도(T_e)가 1~10°C 정도 낮은 재료를 사용하는 것이 바람직하며, 제1 포토레지스트(32)에 비해 제2 포토레지스트(33)의 두페가 5~7배 정도 두껍게 도포되도록 하는 것이 바람직하다. 한편, 제1 및 제2 포토레지스트(32,33)는 폴리비닐 페놀계, 폴리하이드록시 스타일렌계, 폴리노르보덴계, 폴리 이다만계, 폴리 이미드계, 폴리 아크릴레이트계, 플리메타 아크릴레이트계의 단중합체 또는 공중합체의 레지스트를 선택하며 사용할 수 있으며, 레지스트 내의 중합체 성분을 조절함으로써 레지스트의 유리전이 온도를 조절함 수 있다. 단, 노광 특성이 서로 유시해야 한다.

다음으로, 도 3에 도시된 바와 같이 제2 포토레지스트(33)의 유리전이 온도 이상의 온도(바람직하게는 1~10~ 높은 온도)로 입정 시간(바람직하게는 50~200초) 동안 기판을 가열하며 포토레지스트 패턴을 줄로우 시킨다.

이어서, 도 3에 도시된 바와 같이 포토레지스트 패턴을 식각 마스크로 사용하여 총간절연막(31)을 건식 식각함으로써 콘택홈을 형성한다.

상기와 같이 하부에 유리전이 온도가 상대적으로 낮은 포토레지스트를 도포하고 그 상부에 유리전이 온도 가 상대적으로 낮은 포토레지스트를 도포한 다음, 노광 및 현상 공정을 통해 포토레지스트 패턴을 형성한 상태에서 기판을 고온으로 가열하면, 유리전이 온도가 낮은 포토레지스트가 먼저 플로우 되다가 유리전이 온도가 높은 포토레지스트가 플로우 되는 시점에서, 유리전이 온도가 낮은 포토레지스트가 하부총과 유리 전이 온도가 높은 포토레지스트의 종착력을 감소시키는 완총 작용을 하기 때문에 포토레지스트 패턴에 오 대형 프로파일이 형성되는 것을 억제하게 된다. 이에 따라 더욱 미세한 패턴을 얻을 수 있으며, 호속 식 각시에도 버티컵한 패턴 프로파일을 얻을 수 있다.

첨부된 도면 도 4는 본 발명의 RP 공정읍 이용하여 형성된 콘택 단면 SEM 사진으로, 0.08, 두페의 유리 진이 온도가 낮은 포토레지스트와 0.5, 두페의 유리진이 온도가 높은 포토레지스트를 사용하여 포토레지 스트 패턴을 형성한 후 132℃ 온도에서 90초 동안 가열한 후의 상태를 나타내고 있다. 본 발명의 RFP 공 정을 통해 200m의 콘택 패턴을 약 120m의 콘택 패턴으로 촉소시킬 수 있었으며, 그 패턴 프로파일 또한 버티럴한 프로파일을 얻을 수 있었다.

미상에서 설명한 본 발명은 전술한 실시에 및 청부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술 적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하 는 기술분이에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예컨대, 진습한 실시예에서는 RFP 공정을 이용하여 몬택홀을 형성하는 경우를 일레로 들어 설명하였으나, 본 발명은 몬택홀 미외의 다른 미세 패턴을 형성하는 모든 경우에 적용할 수 있다.

重复型 夏季

진술한 본 발명은 RFP 공정에 수반되는 포토레지스트의 오버행 프로파일 발생을 억제하여 보다 미세하고 버티컬한 미세 패턴 프로파일을 얻을 수 있으며, 이로 인하여 노광 장비의 해상 한계 미하의 미세 패턴 형성 공정의 신뢰도 및 재현성을 확보할 수 있는 효과가 있다.

(57) 경구의 범위

청구항 1. 소정의 식각 대상층 상에 제1 포토레지스트를 도포하는 제1 단계;


상기 제1 포토레지스트 상에 상기 제1 포토레지스트에 비해 유리전이 온도가 높은 제2 포토레지스트를 도 포하는 제2 단계;

상기 제1 및 제2 포토레지스트에 대해 노광 및 현상 공정흡 실시하며 포토레지스트 패턴을 형성하는 제3 다계:

열처리를 실시하며 상기 포토레지스트 패턴을 플로우 시키는 제4 단계; 및

상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 식각 대상층을 식각하는 제5 단계

를 포함하여 이루어진 반도체 소자의 미세 패턴 형성방법.



상기 제2 포토레지스트는 상기 제1 포토레지스트에 비해 1~10℃ 높은 유리전이 온도를 가지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.

청구항 3. 제2항에 있어서,

상기 제2 포토레지스트는 상기 제1 포토레지스트에 비해 5~7배 두꺼운 두께로 도포하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.

청구항 4. 제2항에 있어서,


상기 열처리는 상기 제2 포토레지스트의 유리전이 온도보다 I~10°C 높은 온도에서 50~200초 동안 실시하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.

청구항 5. 제 항 내지 제4항 중 어느 한 항에 있어서,


상기 제1 및 제2 포토겐지스트는 각각 즐리비닐 페뉼계, 쫄리하이드록시 스타일렌계, 쫄리노르보넨계, 쫄리 아다만계, 즐리 이미드계, 즐리 마크릴레이트계, 쫄리메타 아크릴레이트계 중 어느 하나의 단중합체 또는 공중합체로 미루머진 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.

⊊8 .


도B fa




⊊₽tb




⊊B10




502




*⊊8*3€




*도图*多



*도性*多



*도만*4



PTO 05-3164

METHOD OF FORMING A FINE PATTERN IN A SEMICONDUCTOR DEVICE [Ban'do'che So'ja-uhyi Mi'se Pe'teon Hyeong'seong Bang'beob]

Hong, et al.

UNITED STATES PATENT AND TRADEMARK OFFICE Washington, D.C. April 2005

Translated by: FLS, Inc.

PUBLICATION COUNTRY	(10):	KR
DOCUMENT NUMBER	(11):	2002-0017795
DOCUMENT KIND	(12):	A
PRE-GRANT PUBLICATION DATE	(43):	20020307
INTERNATIONAL APPLICATION NUMBER	(21):	10-2000-0051309
DATE OF FILING	(22):	20000831
INTERNATIONAL CLASSIFICATION	(51):	H01L 21/027
INVENTORS	(72):	MIN-JONG HONG, HAG-JOON KIM, AND JONG-WOON PARK
APPLICANT	(71):	HYNIX SEMICONDUCTOR INC.
TITLE	(54):	METHOD OF FORMING A FINE PATTERN IN A SEMICONDUCTOR DEVICE
FOREIGN TITLE	[54A]:	Ban'do'che So'ja-uhyi Mi'se Pe'teon Hyeong'seong Bang'beob

ABSTRACT /1*

The present invention relates to semiconductor manufacturing technology and particularly to the lithographic process in the manufacture of a semiconductor device. The present invention aims to provide a method of forming a fine pattern in a semiconductor device that can prevent the occurrence of an overhang profile in the photoresist pattern during the resist flow process. The present invention's characteristic method of forming a fine pattern in a semiconductor device comprises a first step of coating a first photoresist on a given etching-target layer; a second step of coating on the first photoresist a second photoresist having a glass transition temperature that is higher than that of the first photoresist; a third step of forming a photoresist pattern by exposing and developing the first and second photoresists; a-fourth step of causing the photoresist pattern to flow by heating; and a fifth step of etching the etching-target layer using the photoresist pattern as an etching mask.

REPRESENTATIVE DRAWING

FIG. 3c

KEYWORDS

resist flow process, fine pattern, resolution limit, overhang profile, vertical profile

SPECIFICATION /2

Brief Description of Drawings

FIGs. la to 1c show the process of forming a contact hole using conventional resist flow process (RFP).

^{*} Number in the margin indicates pagination in the foreign text.

FIG. 2 is a SEM image of a contact cross-section in the case of a contact pattern of 200 nm that has been reduced to a contact pattern of about 125 nm using conventional RFP.

FIGs. 3a to 3c show the process of forming a contact hole using RFP based on an embodiment of the present invention.

FIG. 4 is a SEM image of a contact cross-section using the present invention's RFP.

Reference Numerals in Drawings

30: substrate

31: interlayer dielectric

32: first photoresist

33: second photoresist

Detailed Description of Invention

Object of Invention

Field of Invention and Prior Art

The present invention relates to semiconductor manufacturing technology and particularly to the lithographic process in the manufacture of a semiconductor device.

Following the increase in the density of semiconductor devices, the reduction in design rule has been accelerating. This reduction in design rule depends on developments in the lithographic process, i.e., developments in photoresist, new exposure source, and lithographic equipment.

The current resolution limit of KrF lithographic equipment in the step of compatibilization is about 0.16 µm. For next-generation,

ultra-high-density semiconductors, a finer pattern is demanded such that pressure is increasing to reduce design rule.

To satisfy this demand, technology for forming a fine pattern below the resolution limit has been developed called resist flow process (RFP). RFP is the process in which a photoresist pattern already formed through exposure and development is heated for a set time at a temperature above the glass transition temperature of the photoresist, thus inducing the photoresist to flow, and thereby reducing the size of the pattern. Through RFP, it has become possible to form a fine pattern of below 0.16 µm using KrF lithographic equipment.

FIGs. 1a to 1c illustrate the process of forming a contact hole using conventional RFP.

First, as in FIG. 1a, an interlayer dielectric 11 is formed on top of a substrate 10 that has gone through a given sub-process, photoresist is coated thereon, and a photoresist pattern 12 is formed through exposure and development.

Next, as in FIG. 1b, heating is done for a set time at a /3 temperature above the glass transition temperature of the photoresist to make the photoresist pattern 12 flow.

Then, as in FIG. 1c, the photoresist pattern 12 is used as an etching mask to dry-etch the interlayer dielectric 11, whereby a contact hole is formed.

In this method of forming a contact hole using conventional RFP, when the temperature and time go beyond a certain limit in performing the RFP, the photoresist pattern 12 is induced to flow in excess, and

because of the adsorption of the photoresist and the lower layer that is the interlayer dielectric 11, an overhang A of the photoresist pattern 12 is induced, as illustrated in FIG. 1b. This overhang A of the photoresist pattern 12 causes a problem in that ultimately, during etching, a vertical contact profile cannot be obtained.

FIG. 2 is a SEM image of a contact cross-section in the case of a contact pattern of 200 nm that has been reduced to a contact pattern of about 125 nm using conventional RFP. It shows the result of heating at 132°C for 90 seconds, from which it can be confirmed that an overhang profile was induced in the photoresist pattern.

Such a problem appears not only when forming a contact hole, but also during other pattern-forming processes.

Technical Task Invention Seeks to Accomplish

To resolve the aforementioned problem of prior art, the present invention aims to provide a method of forming a fine pattern in a semiconductor device, whereby an overhang profile in the photoresist pattern can be prevented during the resist flow process.

Constitution and Operation of Invention

To achieve the foregoing technical task, the present invention's characteristic method of forming a fine pattern in a semiconductor device comprises a first step of coating a first photoresist on a given etching-target layer; a second step of coating on the first photoresist a second photoresist having a glass transition temperature that is higher than that of the first photoresist; a third step of forming a photoresist pattern by exposing and developing the first and second photoresists;

a fourth step of causing the photoresist to flow by heating; and a fifth step of etching the etching-target layer using the photoresist pattern as an etching mask.

Preferably, the second photoresist has a glass transition temperature that is 1-10°C higher than that of the first photoresist.

Preferably, the second photoresist is coated at a thickness that is five to seven times that of the first photoresist.

Preferably, the heating is performed for 50-200 seconds at a temperature that is 1-10°C higher than the glass transition temperature of the second photoresist.

Preferably, the first and second photoresists are each composed of a homopolymer or copolymer from among polyvinylphenol, polyhydroxystyrene, polynorbornene, polyadaman [sic], polyamide, polyacrylate, and polymethacrylate.

Below, a preferred embodiment of the present invention is introduced so that a person with ordinary skill in the art to which the present invention pertains can more easily perform the present invention.

The present invention is explained with reference to FIGs. 3a to 3c, which show the process of forming a contact hole using RFP based on an embodiment of the present invention.

According to the present embodiment, first, as in FIG. 3a, an /4 interlayer dielectric 31 is formed on a substrate 30 that has undergone a given sub-process, photoresist is doubly coated thereon, and a photoresist pattern is formed through exposure and development. Here, it is preferred that the first photoresist 32 coated on the lower part

be of a material whose glass transition temperature (Té) is 1-10°C lower than that of the second photoresist 33 coated on the upper part. It is also preferred that the second photoresist 33 be coated in a thickness that is about five to seven times that of the first photoresist 32.

Moreover, for the first and second photoresists 32,33, a resist that is a homopolymer or copolymer of polyvinylphenol, polyhydroxystyrene, polynorbornene, polyadaman [sic], polyamide, polyacrylate, or polymethacrylate may be used, and by adjusting the polymer content in the resist, the glass transition temperature of the resist can be controlled. However, the lithographic characteristics must be mutually similar.

Next, as in FIG. 3b, the substrate is heated for a set time (preferably 50-200 seconds) at a temperature that is above the glass transition temperature of the second photoresist 33 (preferably 1-10°C higher) so as to cause the photoresist pattern to flow.

Then, as in FIG. 3c, the interlayer dielectric **31** is dry-etched using the photoresist pattern as an etching mask, whereby a contact hole is formed.

As above, a photoresist having a relatively low glass transition temperature is coated on the lower part, a photoresist having a relatively high glass transition temperature is coated thereon, and, after the photoresist pattern has been formed through exposure and development, heating at high temperature is done. As a result, the photoresist with the low glass transition temperature flows first before the photoresist having the high glass transition temperature, at which juncture the

photoresist having low glass transition temperature, owing to the buffering effect that reduces the adsorption of the photoresist having high glass transition temperature and the lower layer, averts the overhang profile of the photoresist pattern. Accordingly, a finer pattern can be obtained, and even during subsequent etching, a vertical pattern profile can be obtained.

FIG. 4 is an SEM image of a contact cross-section formed using the present invention's RFP. It shows the result of forming a photoresist pattern using a 0.08-μm thick photoresist with low glass transition temperature and a 0.5-μm thick photoresist with high glass transition temperature and then heating at 132°C for 90 seconds. Through the present invention's RFP, a contact pattern of 200 nm can be reduced to a contact pattern of about 120 nm, and the pattern can also obtain a vertical profile.

The present invention, as explained above, is not limited by the aforementioned embodiment or by the accompanying drawings, and various substitutions, modifications, and changes within the scope of not departing from the present invention's concept shall be clear to a person having ordinary skill in the art to which the present invention belongs.

For example, in the aforementioned embodiment, a contact hole was formed using RFP. However, the present invention can be applied to all cases of forming fine patterns aside from contact holes.

Effect of Invention

The present invention averts the occurrence of an overhang profile of the photoresist accompanying the resist flow process such that a finer and vertical pattern profile can be obtained, thereby guaranteeing the

reliability and reproducibility of the process of forming a fine pattern below the resolution limit of lithographic equipment.

(57) CLAIMS

Claim 1

A method of forming a fine pattern in a semiconductor device, comprising a first step of coating a first photoresist on a given etching-target layer;

a second step of coating on said first photoresist a second photoresist having a glass transition temperature that is higher than that of said first photoresist;

a third step of forming a photoresist pattern by exposing and /5 developing said first and second photoresists;

a fourth step of causing said photoresist pattern to flow by heating; and

a fifth step of etching said etching-target layer using said photoresist pattern as an etching mask.

Claim 2

A method as in Claim 1 wherein said second photoresist has a glass transition temperature that is 1-10°C higher than that of said first photoresist.

Claim 3

A method as in Claim 2 wherein said second photoresist is coated at a thickness that is five to seven times that of said first photoresist.

Claim 4

A method as in Claim 2 wherein heating is performed for 50-200 seconds at a temperature that is 1-10°C higher than the glass transition temperature of said second photoresist.

Claim 5

A method as in any of Claims 1 to 4 wherein said first and second photoresists are each composed of a homopolymer or copolymer of polyvinylphenol, polyhydroxystyrene, polynorbornene, polyadaman [sic], polyamide, polyacyrlate, or polymethacrylate.

DRAWINGS

Fig. la




Fig. 1b




Fig. 1c




Fig. 2

/6




Fig. 3a





Fig. 3b



/7

Fig. 3c





Fig. 4



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

•
T BLACK PORDERS
I IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
ELURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
C) gray scale documents
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Thorage.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.